شما اینجائید:خانه»پیاده سازی مقاله»طراحی الگوریتم مسیریابی تحمل پذیر خطا برای بر روی تراشه شبکه های نوری
طراحی الگوریتم مسیریابی تحمل پذیر خطا برای بر روی تراشه شبکه های نوری
ارسال شده توسط:Papersimتاریخ ارسال: 2016/07/23در پیاده سازی مقالهدیدگاهها برای طراحی الگوریتم مسیریابی تحمل پذیر خطا برای بر روی تراشه شبکه های نوری بسته هستند
هدف ما طراحی الگوریتم مسیریابی تحمل پذیر خطا برای بر روی تراشه شبکه های نوری
در این مقاله به طراحی الگوریتم مسیریابی تحمل پذیر خطا برای بر روی تراشه شبکه های نوری بحث شده است.ﺑﺮای اﺗﺼﺎلﻫﺴﺘﻪﻫﺎی ﻣﺨﺘﻠﻒ ﻳﻚﺗﺮاﺷﻪ ﺟﺎﻳﮕﺰﻳﻦاﺗﺼﺎﻻت ﺳﻨﺘﻲ ﻣﺒﺘﻨﻲ ﺑﺮﮔﺬرﮔﺎه الگوی مسیریابی تحمل پذیر خط بررسی شده است. ﺗﺮاﺷﻪﻫﺎی ﭼﻨﺪﻫﺴﺘﻪای ﻧﻴﺰ ﺟﻬﺖ ﻳﻜﺴﺎن ﻧﮕﻪداﺷﺘﻦ اﻃﻼﻋﺎت در ﻫﺴﺘﻪﻫﺎی ﻣﺨﺘﻠﻒ ﻧﻴﺎزﻣﻨﺪ ﭘﺮوﺗﻜﻞﻫﺎی ﻫﻤﺴﺎنﺳﺎزی ﺣﺎﻓﻈﻪ ﻧﻬﺎن ﻣﻲﺑﺎﺷﻨﺪ ﻛﻪ ﻋﻤﻠﻜﺮد اﻳﻦﭘﺮوﺗﻜﻞﻫﺎ واﺑﺴﺘﻪ ﺑﻪ ارﺗﺒﺎﻃﺎت ﭼﻨﺪﭘﺨﺸﻲ اﺳﺖ. ﻟﺬا ،ﺷﺒﻜﻪ ارﺗﺒﺎﻃﻲ ﺑﺎﻳﺪ ﻗﺎدر ﺑﺎﺷﺪ ارﺗﺒﺎﻃﺎت ﭼﻨﺪ ﭘﺨﺸﻲ را ﺑﻪ روﺷﻲﻛﺎرا ﭘﻴﺎدهﺳﺎزی ﻧﻤﺎﻳﺪ.
ارﺳﺎل ﻳﻚ ﺑﺴﺘﻪ ﭼﻨﺪﭘﺨﺸﻲ ﺑﺎاﺳﺘﻔﺎده ازﭼﻨﺪﻳﻦ ﺑﺴﺘﻪ ﺗﻚ ﭘﺨﺸﻲ ﺳﺒﺐ اﻓﺰاﻳﺶ ﺑﺎر ﺗﺮاﻓﻴﻚ و ﻛﺎﻫﺶ ﻛﺎراﻳﻲ ﺷﺒﻜﻪ ﻣﻲﺷﻮد. د رروشﻫﺎی ﺳﺨﺖاﻓﺰاری ﻧﻴﺰ ﺑﺎر ﭘﺮدازﺷﻲ درﻣﺴﻴﺮ ﻳﺎبا ﻓﺰاﻳﺶ ﻣﻲﻳﺎﺑ ﺪﻛﻪاﻳﻦﭘﺮدازش اﺿﺎﻓﻲ ﺑﻪ ﺗﻤﺎم ﻣﺴﻴﺮﻳﺎبﻫﺎی ﻣﻴﺎﻧﻲ ﻧﻴﺰﺗﺤﻤﻴﻞ ﻣﻲﮔﺮدد. در این مقاله با توجه به تراکم پهنای باند ،بهره وری قدرت و سرعت انتشار بیش از راه های الکتریکی عمده نوری تشدید دستگاه microring استفاده شده است. به منظور بهبود قابلیت اطمینان شبکه های نوری onchip بدون نیاز به کانال مجازی اضافی یک مکانیزم انتخاب مسیر واقعی از لینک های نوری در نظر گرفته شده است.
طراحی الگوریتم مسیریابی تحمل پذیر خطا برای بر روی تراشه شبکه های نوری
A Fault-Tolerant Routing Algorithm Design for On-Chip Optical Networks
Published in: ۲۰۱۳ IEEE
Date of Publication: 32nd International Symposium on Reliable Distributed Systems
برای مشاهده مقاله ؛ تصویر فوق را کلیک کنید تا دانلودشود