هدف ما مدار مرجع ولتاژ شکاف باند CMOS با ولتاژ توان مصرفی یک ولت
هدف از طراحی و شبیه سازی این مقاله ، طراحی مدار مرجع ولتاژ شکاف باند CMOS با حساسیت بسیار کم به تغییرات دماست که توان مصرفی پایینی دارد. در این مقاله به طراحی و شبیه سازی مدار مرجع ولتاژ شکاف باند CMOS پرداخته شده است که برای ولتاژهای بزرگتر از ۱ ولت ولتاژ ثابت ۰٫۶۳۱ ولت در تراشه ساخته شده و ولتاژ ۰٫۵۸ ولت را در حالت شبیه سازی فراهم می کند.
هدف از تولید این ولتاژ کوچک، افزودن قابلیت کار در ولتاژهای تغذیه پایین برای این تراشه است. تاکنون تکنیکهای مختلفی برای تولید ولتاژ از منابع تغذیه کوچک ارائه شده است که از جمله می توان به فرایندهای CMOS با ترانزیستورهای native، ، تکنیک DTMOS، و تکنولوژی BiCMOS ، اشاره کرد.
بنابراین این تکنیک ها هیچ کدام تکنولوژی CMOS استاندارد نیستند، بنابراین ساخت آنها هزینه بر و پرزحمت است. به علاوه آنکه نیاز به مشخصه سازی و مدلسازی های خاصی نیز دارند. بنابراین این مقاله به طراحی چنین مداری در تکنولوژی استاندارد CMOS می پردازد.
در این طراحی از دو روش برای کاهش ولتاژ آستانه ترانزیستورها و حذف محدودیت ولتاژ آستانه در کارکرد مدارات مرجع ولتاژ بندگپ استفاده شده است. تکنیک اول استفاده از بایاس کردن بادی ترانزیستورهای PMOS است که به دلیل مثبت شدن ولتاژ VSB ولتاژ آستانه کاهش می یابد. تکنیک دوم طراحی ترانزیستورها در ناحیه زیر آستانه است، زیرا در این حالت کاری ولتاژ ترشلد (آستانه) محدودیت محسوب نمی شود.
یک مدار مرجع بندگپ CMOSبا ولتاژ توان مصرفی یک ولت
A CMOS Subbandgap Reference Circuit With 1-V Power Supply Voltage