هدف پشتیبانی معماری برای خوشه‌های چند هسته‌ای متصل با حافظه مشارکتی

پردازنده‌های متصل با سخت‌افزار شتابدهنده، یک روش موثر برای بهبود مصرف انرژی سیستم‌ها نهفته می‌باشد. امروزه چند هسته‌ای الگوی طراحی غالب برای SoCها می‌باشد، که چالش‌ها و فرصت‌های جدید را برای طراحی بلو‌ک‌های سخت‌افزاری فراهم می‌کند. تحقیق در مورد روش‌های شتابدهی که به صورت طبیعی در مدل‌های برنامه نویسی موازی جا می‌گیرند و می‌توانند به صورت تدریجی بر برنامه‌های موازی موجود اضافه شود، خیلی مهم است.

در این مقاله ما بر معماری خوشه‌های چند هسته‌ای متصل تمرکز می‌کنیم، که نماینده بلوک پایه ساخت اکثر چند هسته‌ای های اخیر می‌باشد، و ما آن را با واحد پردازش سخت‌افزار اختصاصی(HWPU) بهبود می‌بخشیم.ما معماری پیشنهاد می‌دهیم که در آنHWPUها حافظه داده L1 مشابهی را به اشتراک می‌گذارند که از طریق آن پردازنده‌ها نیز ارتباط برقرار می‌کنند، و مدل ارتباط zero-copyرا اعمال می‌کنند.

ابزارهای سنتز سطح بالا (HLS) برای تولید بلوک‌های سخت‌افزار استفاده شده‌اند، سپس یک پوشش مرسوم دومی را به خوشه متصل، وصل می‌کند. ما پیشنهاد خود را با مدل RTL ارزیابی می‌کنیم، هر دو بار شبیه‌سازی شده و برنامه‌های واقعی را اجرا می‌کنیم. نتایج آزمایش نشان می‌دهند که به طور متوسط روش ما عملکرد تقریبا مشابهی با شتابدهنده‌های دانه درشت حافظه خصوصی مرسوم دارد، اما تا ۳۲ درصد به عملکرد/فضا/وات بهتری دست می‌یابد و تنها نیاز به تغییرات کمی در کدهای موازی اصلی دارد.

عنوان:

پشتیبانی معماری برای خوشه‌های چند هسته‌ای متصل با حافظه مشارکتی

سال چاپ: ۲۰۱۵

نوع فایل:Word

تعداد صفحات: ۲۰

لینک دانلود فایل اصلی:

http://ieeexplore.ieee.org/document/6915684/

مشخصات مترجم :

کارشناسی ارشد الکترونیک دیجیتال

علم و صنعت

• این ترجمه بصورت تخصصی ( نه ماشینی ) توسط متخصص همان حوزه و رشته انجام پذیرفته است.
• بهمراه پاورپوینت ارایه

دانلود