شما اینجائید:خانه»دانلود»طراحی شبکه توزیع سیگنال کلاک در مدارات VLSI : مطالعه بررسی چالش ها
طراحی شبکه توزیع سیگنال کلاک در مدارات VLSI : مطالعه بررسی چالش ها
ارسال شده توسط:Papersimتاریخ ارسال: 2017/04/22در دیدگاهها برای طراحی شبکه توزیع سیگنال کلاک در مدارات VLSI : مطالعه بررسی چالش ها بسته هستند
هدف ، طراحی شبکه توزیع سیگنال کلاک در مدارات VLSI : مطالعه بررسی چالش ها
در این سمینار به بررسی چالش های طراحی شبکه توزیع سیگنال کلاک در مدارات VLSI و انواع روشهای تولید سیگنال کلاک با فرکانسهای مختلف بررسی شد. همانطور که گفته شد، سیگنال کلاک، همزمانی در ارسال و دریافت اطلاعات بین اجزای مدار را بوجود می آورد و درنتیجه هرگونه اختلال یا ناهمزمانی در رسیدن به اجزای مدار می تواند عملکرد مدارات VLSI را به مخاطره بیندازد.
از طرفی توان مصرفی شبکه کلاک بخش قابل توجهی از توان مدار می باشد که باید بصورت حداقل توان مصرفی طراحی شود. جوانب مختلف در مورد توان مصرفی و عوامل کاهش آن مورد بررسی قرار گرفت سپس به چند مقاله در زمینه Clock Distribution و مشکلاتی که در توزیع کلاک در مدارات مجتمع بوجود می آید را مورد بررسی قرار دادیم.
پس از آن به بررسی مداراتی که سیگنال پالس با فرکانس و Duty-Cycle دلخواه مارا تولید می کنند پرداختیم. ساختارهای حلقه قفل فاز و حلقه قفل تاخیر که در امر کلاک رسانی نقشی مهم را در طراحی مدارات مجتمع دارند . نقاط ضعف و قدرت هرکدام از این بلوک ها مورد ارزیابی قرار گرفتند. این تحلیلها می تواند گامی باشد برای طراحی ندارات حلقه قفل که بتوان از آن برای ایجاد پالس کلاک و توزیع آن استفاده کرد
مباحث اصلی در این سمینار:
بررسی ساختار شبکه کلاک
بررسی روشهای طراحی شبکه توزیع کلاک
ارایه روش استاندارد با قابلیت استفاده در مدارات VLSI
بررسی تصحیح Duty-Cycle سیگنال کلاک
بررسی توان مصرف شده در شبکه کلاک
هدف اصلی از این سمینار بررسی موارد گفته شده و همچنین ارایه روشی برای سنکرون سازی ورودی لبه های پالس و همچنین مداراتی برای دستیابی به Duty-Cycle و فرکانس مشخص می باشیم.
عنوان:
طراحی شبکه توزیع سیگنال کلاک در مدارات VLSI : مطالعه بررسی چالش ها
فهرست مطالب
۱ چکیده
۱-۱ چکیده
۱-۲ ساختار سمینار
۱-۳مقدمه
۲ توان تلفاتی وتکنیک کاهش توان تلفاتی
۲-۱ توان تلفاتی
۲-۱-۱ تلفات دینامیکی
۲-۱-۲تلفات اتصال کوتاه
۲-۱-۳توان تلفاتی جریان نشتی
۲-۲ تکنیک های کاهش توان
۲-۲-۱ چندین سطح ولتاژ
۲-۲-۲ کاهش توان با ولتاژآستانه و ولتاژمنبع
۲-۲-۳ نتیجه گیری
۲-۳کارهای انجام شده قبلی
۲-۳-۱نتیجه گیری
۳ روش هایی برای تولید سیگنال و توزیع کلاک در تراشه